IT之家 7 月 17 日讯息，据三星电子 2024 年异构集成路子图，该企业正积极研发一款名为 LP Wide I/O的新式移动内存。
值得精通的是，三星电子以往曾提到过一种称号与其周边的 LLW (Low Latency Wide I/O) 内存，尚弗成阐明两者磋议。
LP WideI/O 内存将于 2025 年一季度终了时刻就绪，2025 下半年至 2026 年中终了量产就绪。
路子图泄露，LP WideI/O内存单封装位宽将达到现存 HBM 内存的一半 —— 即 512bit。
算作对比，现在的 LPDDR5 内存大大量是单封装四通说念共 64bit，改日的 LPDDR6 内存也仅有 96bit。
更大的位宽意味着三星电子的 LP Wide I/O 内存可提供远胜于现存移动内存居品的内存带宽，开发商城软件公司得志开垦端 AI 诓骗等场景的需求。
在相对较小的移动内存芯片上终了 512bit 位宽，例必需要堆叠 DRAM 芯片，但 HBM 接收的 TSV 硅通孔样子也不合乎移动内存各层 DRAM 间的互联。
软件开发因此三星电子将在 LP Wide I/O 内存上接收一项名为 VCS (全称 Vertical Cu Post Stack) 的全新垂直互联时刻。
同 SK 海力士的 VFO 时刻近似，三星电子的 VCS 时刻亦然将扇出封装和垂纵贯说念汇集在沿途。
三星电子暗示，VCS 先进封装时刻相较传统引线键合领有 8 倍和 2.6 倍的 I/O 密度和带宽；
相较 VWB (IT之家注：全称 Vertical Wire Bonding，疑似指代 SK 海力士的 VFO 时刻) 垂直引线键合时刻，三星电子声称其 VCS 时刻的坐蓐后果是前者 9 倍。
三星电子在图片中还提到，其 LPDDR6 内存也预测于 2025~2026 年量产就绪。